Top Page [◀◀]  2   3   4   5   6   7   8   9   ... [▶▶Last Page

LIN/UARTモジュールの送信割り込み要求

RL78 F13のハードウェアマニュアルにて、LIN/UARTモジュール(UARTモード)の送信割り込みの発生タイミングは

送信開始と、送信完了のどちらかを設定できることになっていますが、それぞれ、具体的にどのタイミングで(たとえば、何ビット目を送信時になど)

割り込みが発生するのかが、どこに記載されているかよく分かりませんでした。(表17-18,図17-23,24を見たのですがよくわかりませんでした)

もし、ご存知の方がいましたら、教えて頂きたく。

 

 

 

  • わわいです
    一般的に送信割り込みは、送信割り込みと、送信終了割り込みの2種類あります

    ・送信割り込み
    送信レジスタがカラになった時点で発動する割り込みです
    一般的なUARTの動作としては、送信レジスタと、送信シフトレジスタがあって、送信データを送信レジスタにセットしたら、そのデータが送信シフトレジスタに送られ、シリアル変換動作が行われます
    #ダブルバッファというやつですな
    データが送信シフトレジスタに送られた時点で、送信レジスタにはデータが無くなりますんで、この時に送信割り込みが発動します

    ・送信終了割り込み
    すべての送信動作が終了したら発動する割り込みです
    送信レジスタが空で、すべての送信が終了し、最後のストップビットが送出されたら、送信終了割り込みが発動します

    連続したデータ列を送信しようとする場合は、送信割り込みを使えば、前のデータを送信途中に次データを書き込みできるので隙間のない連続送信が可能となりますね
  • RRRさん、こんにちは。NoMaYと申します。

    RRRさんが見られたのは以下の図と表ですね。私も、図から、前の人が書かれたタイミング、だと思います。(つまり、送信開始時設定の場合はスタートビット送出前、送信完了時設定の場合はストップビット送出後、だと思います。)

    www.renesas.com/jp/ja/doc/products/mpumcu/doc/rl78/r01uh0368jj0210_rl78f13_14.pdf

  • >わわい さん

    詳しい解説、ありがとうございます。
    送信レジスタから送信シフトレジスタへのデータの送られる仕組みが
    よく分かっていなかったのですが、理解できました。

    ご返信ありがとうございました。


    > NoMaY さん

    NoMaY さんのご指摘通り、私が見たのは、この図と表になります。
    ご返信ありがとうございました。

Top Page [◀◀]  2   3   4   5   6   7   8   9   ... [▶▶Last Page