資料p.40: 1.2.15 Counter/FSM (Mode signal SYNCの機能)について

興味本位で DLYの Mode signal SYNCについてお尋ね致します。

・以下の説明から、この two DFFがある場所は CNT/DLYブロックの ext_CLKピン入力部に直列に挿入されているのでしょうか?

      →でも内部クロックにも効くでしょうから、CNT/DLYブロック内の 内部/外部クロック選択後でしょうか…


・Mode signal SYNCの説明で p.19に「[Keep signal sync]と同じ」と書かれていますが、そのそも「"Mode" signal」と「"Keep" signal」の定義はなんでしょうか?
      →「思わなくて良い」と解説されておりましたが、それならわざわざプロパティに別項目で表示はされないと思うのです。


・この two DFF、用途はなんでしょうか? 継続したクロックのメタステーブル除去?
      → CNT/DLYブロックのクロックはOSCブロックが主ですから、2クロック遅延させるメリットがしっくり来なく

以上、宜しくお願い致します。

Parents
  • 追伸
    > ・After two DFF(= Keep signal sync) 選択は、
    > 1対のDFF を介してKEEP信号をCLKと同期させる。
    なるほど、Keep signalは CNT0/DLY0固有の信号との事。

    では Mode signalは?
    セミナー中では「出力をクロックソース(⑥)に同期させます」とご説明されてますと、ある場所は出力でしょうか?

    それはそれでそもそも CNT/DLYはクロックに同期して動くもの。それをわざわざ出力で再度クロックに同期させる???  必要、あります?

  • SGNMさん、ご質問ありがとうございます。

    P.19の記述ですが、分かりにくい説明で申し訳ありません。GUI上でも各機能の説明を簡単に確認することができるのですが、Mode signal syncの説明中にKeep signal syncの記述があるため、資料ではこの部分の説明をしています。

    GUI上で選択できるMode signal syncとKeep signal syncは役割が異なります。

    Mode signal syncはRESET INへの入力信号に、Keep signal syncはKEEPへの入力信号に有効な設定です。

    KEEP機能があるのはCNT0/DLY0のみのため、ご認識の通り、Keep signal syncはCNT0/DLY0のみの機能です。

    After two DFFを選択すると、RESET INまたはKEEPに入力された信号を2CLK分遅延することができます。

    例えばカウント値をKEEPさせたい場合、KEEP端子にHiの信号を入れ続けなければいけません。

    しかし、ノイズなどの要因で一瞬KEEP端子への入力信号がLoに下がってしまうと、keepしていたカウント値がカウントアップ/ダウンしてしまいます。

    もしKeep signal syncをAfter two DFFに設定してあれば、2CLK以内のKeepへの入力信号の変化を無視できるため、このような場合でもカウント値をkeepすることができます。

    つまり、After two DFF設定はRESET INやKEEPへ入力される信号のノイズ除去の役割を果たします。

  • yusuke様
    ご回答、ありがとうございます。RESET IN信号でしたか!
    p.40の左上でしか触れられておらず、後の説明も「Keep signalと同じ」で終始しており、冒頭の一言を見逃しただけで全体が意味不明に思えます…


    ただ本当にRESET IN信号でしょうか? RESET IN信号は "Reset Counter"以外は "RESET IN"とは表記されず、その場合でも "Mode signal SYNC" は選択可能ですが、これはどの様に効くのでしょうか?

    (以下追記)
    さらにそもそも…ですが、Mode signalの "Mode" とはここ↓の事でしょうか?

    それならば「RESET IN信号」のみならず、「IN信号」にも「DLY IN信号」にも効くで納得なのですが?
    (それならば、p.40左上の「RESET IN信号による」は説明不十分な気がします)


    以上、宜しくお願い致します。

  • SGNMさん、フィードバックありがとうございます。

    おっしゃる通り、説明不十分でした。いただいた意見、参考にさせていただきます。

    ちなみに、Delayとして使用したときはBypass、After two DFFの選択に関わらず必ずAfter two DFFが有効になります。端子がRESET INになっているとき(Counter設定時)のみBypass or After two DFFを選択できます。

  • yusuke様

    今回、参加した目的がこの "Mode signal SYNC" のお話を聞く事でしたので、大変助かりました。
    (御社資料を漁っても何処にもしっかりとした説明がなく、「なんだこれは?」状態でしたので)
    お尋ねしてよく分かりました。

    ありがとうございました。御礼申し上げます。

Reply
  • yusuke様

    今回、参加した目的がこの "Mode signal SYNC" のお話を聞く事でしたので、大変助かりました。
    (御社資料を漁っても何処にもしっかりとした説明がなく、「なんだこれは?」状態でしたので)
    お尋ねしてよく分かりました。

    ありがとうございました。御礼申し上げます。

Children
No Data