電流制限抵抗の位置はアノード側？カソード側？

管理人のAyrです。

提示されているドキュメントが他社様の物なので慎重に議論するようお願いいたします。

Ayrさん

ルネサスのデータシートだとカソードに抵抗がついている図がぽんっと書かれていて、ネットで拾った資料にも「カソードに抵抗～」と書かれていたのでとっても気になりましたけど、
皆様のコメントですっきり解決しました^^

わわいです
まあ、いかにLEDをOFFさせるかという観点から言うと、LEDもダイオードなんで、いかに流れている電子を引っこ抜くかにかかってるんで、オープンコレクタで引っ張ってるだけ、ってのはいかにもキレが悪そーな感じですねー
ココらへんキッチリしようとすると、トーテムポール（CMOS出力）でドライブするとか、前図のトランジスタでLEDをショートさせる、ってとこらへんになるのではないかと。

わわいです
まあ、いかにLEDをOFFさせるかという観点から言うと、LEDもダイオードなんで、いかに流れている電子を引っこ抜くかにかかってるんで、オープンコレクタで引っ張ってるだけ、ってのはいかにもキレが悪そーな感じですねー
ココらへんキッチリしようとすると、トーテムポール（CMOS出力）でドライブするとか、前図のトランジスタでLEDをショートさせる、ってとこらへんになるのではないかと。

Aryさんが心配されているけど、疑問があります。
フォトダイオードA-K間をショートするタイプは、LED両端に電圧が発生しづらいのでオフに強い例になっているのだと思いますが、オンからオフになる際に電流が増加してエミッタ電圧が上昇して一瞬オフするように感じます。全体として本当に良い例なのでしょうか？

プシュプルは複数の素子がレベルに応じて出力を分担する回路の総称だと理解してます。N-CHとP-CHやNPNとPNPの場合はコンプリメンタル、NPNとNPNの場合はトーテムポールと呼んでいると理解してます。トーテムポールのハイ側出力はエミッターフォロアーになるのでこの様なローサイドの負荷がないスイッチ回路でハイ出力の場合はインピーダンスが高くなります。最初のKirinさんの図とHigetakaさんの参照ドキュメントからこれは近傍に大電流回路がある場合に特化した事で、LEDがオフの時に両端共にインピーダンスが高い状態を避けるのが狙いだと思うのです。しかし、オープンコレクタの悪い例が矛盾します。何か足らないと思います。

Kijoさん
フォトダイオードA-K間をショートするタイプで、オンからオフになる際に一瞬オフになって再びオンになることはないような気がします。
トランジスタONになって制限抵抗の見かけの抵抗値が上がっていき＝LED側の電流が減っていき、トランジスタのON抵抗がさらに下がり、そのままLEDの電流が単調減少していくだけなのかなと思います。

そうそう、ありがとうございますトーテムポール理解しました！