Top Page [◀◀]  2   3   4   5   6   7   8   9   ... [▶▶Last Page

PLLの逓倍率とジッターの関係

PLLでクロック周波数を上げると、原発クロックのジッターもそのまま逓倍されます。

例えば、
10MHz±10ppmのクロックを10倍すると、100MHz±100ppmのクロックに変身します!

仕組みはジッターはパーセンテージではなく時間なので、
10MHz ±1psecのクロックが10倍されて100MHz±1psecのクロックになるわけで1psecは100MHzでは100ppmですね。
数倍程度の増幅ならあまり問題にはなりませんけれども、1000倍,1万倍するとたった10ppmの誤差が1%とか10%に化けてしまうんですよねー。

さらにPLLの内部(電源)ノイズも加わってジッターが増えていきます!

ふつうPLLのスペックに記載されているのはPLL単体のジッターだけなので、逓倍率に応じてジッターが増える事を意識しておかないと
PLLを複数段接続した時に後段がロックしなくなるなんてことになるかと思います。

  • オーディオ系のワウ・フラッターを改善するのに使えそうなジッタークリーナーです。
    データシートみると位相ノイズに強力なローパスが掛かるので、PLLによる逓倍ジッターがすごい改善できます♡
    おそるべし、ΔΣFractional-N。

    www.cirrus.com/.../cs2000_family.html

    っていうか、50Hz入力から70MHz出力を生成するってどんだけ逓倍しているんでしょうか!

Top Page [◀◀]  2   3   4   5   6   7   8   9   ... [▶▶Last Page